دانلود کتاب Digital Logic Design Using Verilog: Coding and RTL Synthesis
| عنوان فارسی | طراحی منطق دیجیتال با استفاده از Verilog: کدگذاری و سنتز RTL |
|---|---|
| عنوان اصلی | Digital Logic Design Using Verilog: Coding and RTL Synthesis |
| ویرایش | [1 ed.] |
| ناشر | Springer India |
| نویسنده | Vaibbhav Taraate (auth.) |
| ISBN | 9788132227892, 9788132227915 |
| سال نشر | 2016 |
| زبان | English |
| تعداد صفحات | XXIII, 416 [431] |
| فرمت کتاب | pdf - قابل تبدیل به سایر فرمت ها |
| حجم فایل | 56 مگابایت |
* نکته : همۀ کتاب های موجود در وبسایت زبان اصلی می باشد و کتاب ترجمه فارسی موجود نمی باشد.
توضیحات
فهرست مطالب
اطلاعات قبل از خربد