دانلود کتاب Logic Synthesis and SOC Prototyping: RTL Design using VHDL
| عنوان فارسی | سنتز منطقی و نمونه سازی SOC: طراحی RTL با استفاده از VHDL |
|---|---|
| عنوان اصلی | Logic Synthesis and SOC Prototyping: RTL Design using VHDL |
| ناشر | Springer |
| نویسنده | Vaibbhav Taraate |
| ISBN | 9811513139, 9789811513138 |
| سال نشر | 2020 |
| زبان | English |
| تعداد صفحات | 270 [260] |
| فرمت کتاب | pdf - قابل تبدیل به سایر فرمت ها |
| حجم فایل | 8 مگابایت |
* نکته : همۀ کتاب های موجود در وبسایت زبان اصلی می باشد و کتاب ترجمه فارسی موجود نمی باشد.
توضیحات
فهرست مطالب
اطلاعات قبل از خربد
نحوه دریافت کتاب
این کتاب نسخه زبان اصلی است و ترجمه فارسی نیست.بعد از تکمیل فرایند خرید می توانید کتاب را دانلود نمایید. درصورت نیاز به تغییر فرمت کتاب به پشتیبان اطلاع دهید.کتاب های تصادفی